在2012中國集成電路設計業(yè)年會(huì )暨重慶集成電路創(chuàng )新發(fā)展高峰論壇上，中國半導體行業(yè)協(xié)會(huì )集成電路設計分會(huì )理事長(cháng)魏少軍指出，我國IC設計業(yè)在這一年里取得了較好的成績(jì)，表現為產(chǎn)業(yè)規模保持增長(cháng)、發(fā)展質(zhì)量繼續改善、競爭能力有所提升、企業(yè)效益明顯改觀(guān)。2012年IC設計業(yè)銷(xiāo)售額將達到680.45億元，同比增長(cháng)8.98%。中國大陸IC設計業(yè)在全球產(chǎn)業(yè)中的地位得到進(jìn)一步鞏固，在美國和我國臺灣地區之后繼續保持第三位。  

　　深度廣度并行

　　通信、智能卡、計算、多媒體、模擬、功率、導航、消費類(lèi)等是目前中國大陸IC設計業(yè)的十大關(guān)注市場(chǎng)。由于中國大陸設計業(yè)有自身的特點(diǎn)，需要聯(lián)合上下游企業(yè)的立體策略滿(mǎn)足多元化需求。

　　在工藝的選擇上，聯(lián)華電子股份有限公司亞洲銷(xiāo)售服務(wù)處、市場(chǎng)行銷(xiāo)處副總經(jīng)理王國雍并不認同業(yè)界在追求先進(jìn)制程。他指出，目前采用28nm制程的半導體廠(chǎng)商不超過(guò)兩成，還有80%的客戶(hù)仍停留在成熟工藝階段。TSMC中國業(yè)務(wù)發(fā)展副總經(jīng)理羅鎮球也對《中國電子報》記者表示，中國大陸IC市場(chǎng)的需求是提供相對完整的功能，并且客戶(hù)能支付得起。假若都采用先進(jìn)工藝開(kāi)發(fā)處理器，美國公司設計主頻能達到2G、我國臺灣地區能達到1.7G，中國大陸只能做到1.5G，但消費者應用時(shí)感受相差不多。因此，中國大陸IC企業(yè)采用適當的工藝組合成適當的產(chǎn)品，也會(huì )快速成長(cháng)。

　　隨著(zhù)IC設計進(jìn)入到了SoC時(shí)代，90%以上需要IP授權，或者通過(guò)自有IP進(jìn)行集成設計。Synopsys（新思）公司全球副總裁兼亞太區總裁潘建岳認為，目前中國大陸IC業(yè)在追趕國外先進(jìn)水平，而國外IC業(yè)發(fā)展多年，有內生IP的積累，中國大陸IC業(yè)要實(shí)現跨越式發(fā)展需要成熟的IP。并且，中國大陸IC業(yè)在深度和廣度方面都在不斷延伸，在深度方面，中國大陸IC設計有的進(jìn)入先進(jìn)制程如32nm、28nm甚至到22nm；在廣度方面，制程分布性覆蓋很廣，這也需要EDA工具商有能力提供針對性的工具服務(wù)和IP。

　　中國大陸IC設計業(yè)的同質(zhì)化競爭嚴重，被稱(chēng)為IP加工廠(chǎng)的問(wèn)題也一直被人詬病，但Cadence總裁兼CEO陳立武指出，雖然中國大陸IC企業(yè)采用的IP核相差不大，但在架構方面，如核與核的連接、與存儲器的連接、時(shí)鐘是4相還是8相、怎么布線(xiàn)、怎么熟練使用EDA工具提高開(kāi)發(fā)效率和成功率等方面都可實(shí)現差異化，并不是用一樣的IP、一樣的工藝就沒(méi)法差異化的。

　　中國大陸IC業(yè)目前已有500多家公司，各自處在不同的發(fā)展節點(diǎn)。王國雍表示，它們將經(jīng)歷三個(gè)發(fā)展階段：一是搶占市場(chǎng)，在占據一席之地之后，進(jìn)入第二個(gè)階段即賺錢(qián)階段，三是永續經(jīng)營(yíng)階段。目前中國大陸IC設計廠(chǎng)商大多是在第一階段，有一些進(jìn)入到了賺錢(qián)階段，而賺錢(qián)表現在一是上市，二是被收購。要真正達到第三階段還很難，因這需要全球化布局、專(zhuān)利布局以及產(chǎn)品要縱深化等。  

　　重塑價(jià)值鏈

　　伴隨著(zhù)半導體業(yè)嵌入式處理器和混合信號SoC產(chǎn)品設計日趨復雜以及FinFET、3DIC為代表的先進(jìn)制造工藝不斷涌現，不得不考慮開(kāi)發(fā)時(shí)涉及速度、功耗和成本的一系列復雜條件，芯片設計人員必須采用他們所有的工具，包括新的電路設計、新體系結構方法，并對算法進(jìn)行根本的修改，以便能夠以有競爭力的價(jià)格繼續實(shí)現更好的性能，而功耗要在可接受范圍內，這又涉及算法設計、軟件開(kāi)發(fā)、電路板設計以及最終的封裝和散熱設計等，這對IC設計產(chǎn)業(yè)鏈中的EDA供應商、IP供應商、代工廠(chǎng)等都帶來(lái)了全新的考驗，對IC設計上下游提出更多挑戰的同時(shí)也意味著(zhù)產(chǎn)業(yè)價(jià)值鏈的重塑。

　　EDA工具需提供系統化的仿真和驗證方案、軟硬件協(xié)同加速仿真和驗證方案，EDA供應商針對先進(jìn)工藝，在3DIC技術(shù)、低功耗設計以及大規模的協(xié)同驗證等方面加大了研發(fā)投入和并購力度。新思最近完成了兩家公司的收購，一是花費2億美元收購S(chǎng)oC驗證仿真加速平臺供應商EVE公司，從而為其驗證平臺增添了高性能、高容量的仿真加速能力。二是花4億美元擬收購思源科技(SpringSoft)，將加強其在驗證環(huán)節的糾錯能力。而明導(上海）電子科技有限公司亞太區技術(shù)總監李潤華表示，隨著(zhù)芯片越來(lái)越復雜，驗證周期越來(lái)越長(cháng)，在軟件仿真、FPGA仿真之外，硬件仿真加速將成未來(lái)主流，它可大幅縮短驗證時(shí)間，提高驗證效率。陳立武表示，Cadence還致力于垂直一體化的合作，與ARM、臺積電等合作，ARM公司考慮怎么發(fā)揮EDA工具的潛能，Cadence考慮工具的效率和優(yōu)化，進(jìn)行一對一的貼身服務(wù)。今年6月，Cadence與臺積電合作生產(chǎn)出第一顆3DIC實(shí)驗芯片。10月份Cadence與IBM合作，基于IBM14nm并使用IBM的FinFET工藝技術(shù)設計實(shí)現了第一顆ARMCortex-M0處理器。

　　北京華大九天軟件有限公司市場(chǎng)部經(jīng)理王彥威也提到，在20nm制程下，一顆移動(dòng)應用的芯片包含超過(guò)10億個(gè)晶體管，EDA工具面臨更為復雜的驗證和DFM挑戰，并需要支持doublepatterning(雙重圖形)等新技術(shù)的應用。隨著(zhù)FinFET、3DIC等新工藝的應用，EDA需要進(jìn)行器件機理研究及復雜模型的精準化及標準化，電遷移引起的效應也將是EDA工具需重點(diǎn)攻克的難題。

　　在產(chǎn)業(yè)鏈中扮演設計企業(yè)與EDA工具、IP供應商與代工廠(chǎng)的“中介”的設計服務(wù)廠(chǎng)商也在隨需而變。無(wú)錫華大國奇科技有限公司總裁谷建余說(shuō)，設計服務(wù)公司的角色正在發(fā)生演變：在與IC設計企業(yè)合作方面，要一起參與SPEC制定，提供低功耗策略和算法支持等；在IP方面，需要有IP開(kāi)發(fā)能力、合理的IP積累，可進(jìn)行IP資源整合等；在EDA工具應用方面，要有設計流程管理、局部自有EDA工具、各種腳本等；在工藝方面，對先進(jìn)工藝要有深刻了解。

　　芯原微電子(上海)有限公司董事長(cháng)兼總裁戴偉民也表示，從IC產(chǎn)業(yè)來(lái)看，一是中國大陸的Fab-lite和Design-Lite模式盛行；二是以前合適的IP不太好買(mǎi)，現在A(yíng)RM核以及新思等企業(yè)能提供很多的IP庫供選擇，使得設計更加方便；三是芯片越來(lái)越成為一個(gè)SoC，軟件也變得更加重要，需要設計廠(chǎng)商側重架構和軟件。  

　　后摩爾時(shí)代引發(fā)生態(tài)變革  

　　魏少軍說(shuō)，當工藝技術(shù)的進(jìn)步不再遵循每?jì)赡昙啥确囊幝?，工業(yè)界的發(fā)展路線(xiàn)圖和技術(shù)路線(xiàn)不再十分確定，且當主流的基本器件結構及制造工藝發(fā)生根本性變化的時(shí)候，就進(jìn)入了所謂“后摩爾”時(shí)代，基于這一考慮，從22nm/20nm開(kāi)始我們將進(jìn)入“后摩爾”時(shí)代。

　　而隨著(zhù)后摩爾時(shí)代的到來(lái)無(wú)論是在IC技術(shù)上，還是產(chǎn)業(yè)生態(tài)上都將會(huì )發(fā)生巨大變化。魏少軍指出，一是商業(yè)模式將發(fā)生根本改變。由于IC價(jià)值需要依賴(lài)于電子整機和系統應用才能得到體現，過(guò)長(cháng)的價(jià)值鏈將難以保證集成電路產(chǎn)品價(jià)值維持在較高水平；二是軟件必不可少。架構設計的內容將包括芯片和芯片軟件，軟件將從被動(dòng)跟隨芯片升級，發(fā)展到主動(dòng)引導芯片的產(chǎn)品定義；三是EDA廠(chǎng)商將成為伙伴。高額的研發(fā)成本將要求EDA廠(chǎng)商更多地為設計公司提供定制服務(wù)，一對一的“貼身服務(wù)”將成為EDA廠(chǎng)商不得不面對的挑戰。

　　面對新“時(shí)代”，IC設計企業(yè)需要做好萬(wàn)全準備。魏少軍表示，屆時(shí)工藝浮動(dòng)、成品率等問(wèn)題將日益突出，FinFET等新器件將導致芯片研發(fā)根本性的改變，設計企業(yè)不僅要懂設計，全面提升物理設計能力，更要懂工藝，甚至要建立強有力的工藝團隊等。同時(shí)，在產(chǎn)品上要瞄準大宗主流產(chǎn)品，在產(chǎn)業(yè)規模上要盡快做大做強。在20nm節點(diǎn)，由于一個(gè)芯片產(chǎn)品需要銷(xiāo)售6000萬(wàn)只至1億只才能達到盈虧平衡，因此只有通用的平臺化產(chǎn)品才會(huì )被接受，這一定不會(huì )是ASIC，只可能是數量巨大的ASSP，如移動(dòng)通信終端芯片或數字電視芯片等。

　　此外，在工藝的選擇上，羅鎮球表示，由于28nm工藝是采用HKMG技術(shù)，16nm是用FinFET技術(shù)，到了10nm節點(diǎn)，或許各家會(huì )有各家的玩法。這也更需要IC設計廠(chǎng)商與代工廠(chǎng)結成更緊密的合作。陳立武表示，隨著(zhù)先進(jìn)工藝的不斷推進(jìn)，對EDA工具也提出了新的要求，如從28nm到20nm，EDA的改動(dòng)很大，因為要光照兩次，此外FinFET芯片對EDA物理驗證工具也有不同的要求。隨著(zhù)先進(jìn)工藝20nm時(shí)代的到來(lái)，Cadence在以ADE為主的條件下，將繼續推廣“模擬設計約束”的新方法以減小設計失誤；繼續加強PDK的功能以提高設計效率。意法半導體（ST）推出超低功耗器件，可大幅提升醫療、安全、保安等諸多領(lǐng)域的便攜技術(shù)性能。